Kurs:Mikrocomputer/Grundlagen des Computer-Entwurfs

Der Kurs

Grundlagen des Computerentwurfs
Speicherhierarchien
Speicherorganisation
Interrupts
Der 8086 Prozessor

Übungen

Lerngruppe(n)

Weblinks und Literatur

Strukturierung von Prozessorsystemen

Rechnerarchitektur

Harvard Architektur

Die Harvard-Architektur ist durch zwei Datenbusse für den getrennten Zugriff auf den Programmspeicher und den Arbeitsspeicher (Schreib/Lese-Speicher, RAM) gekennzeichnet. Wichtig ist, dass beide Datenbusse gleichzeitig aktiv sind, wodurch sich bei der Befehlsabarbeitung eine höhere Geschwindigkeit ergibt. Während z.B. das Ergebnis einer Operation im Arbeitsspeicher abgelegt wird, kann bereits der Programmcode für die nächste Operation aus dem Programmspeicher gelesen werden.

Oft wird die Möglichkeit einer getrennten Adressierung mit entsprechend getrennter Hardware für Programm- und Datenspeicher auch als Harvard-Architektur bezeichnet (z.B. Mikrocontroller 8051 mit Anschluss PSEN zum Umschalten zwischen extern angeschlossenem ROM und RAM). Das trifft jedoch nicht die Wirkung einer Harvard-Architektur (s.o. gleichzeitiger Zugriff auf ROM und RAM) und sollte daher auch nicht so bezeichnet werden.

Prozessor-Design Philosophien

CISC

CISC steht für Complex Instruction Set Computing. Der prozessorinterne Befehlsdekoder ist mit einer großen Anzahl leistungsfähiger und komplexer Befehle (ca. 400 bis 500) ausgestattet. Die Hardware ist insgesamt komplexer als bei einem RISC, dafür werden mehr Befehle unterstützt.

RISC

RISC steht für Reduced Instruction Set Computing. Der Befehlssatz des prozessorinternen Befehlsdekoders ist verglichen mit CISC-Prozessoren weitaus weniger Umfangreich (ca. 40 bis 50 Befehle) und rudimentärer. Die Reduzierung des Befehlssatzes ermöglicht Pipelining und eine sehr sparsame Hardware.